基本觸發(fā)器的設(shè)計(jì)
一、 實(shí)驗(yàn)?zāi)康?/strong>1、 了解基本觸發(fā)器的工作原理。
2、 進(jìn)一步熟悉在Quartus II中基于原理圖設(shè)計(jì)的流程。
二、 實(shí)驗(yàn)原理
基本觸發(fā)器的電路如下圖4-7-1所示。它可以由兩個(gè)與非門交叉耦合組成,也
圖4-7-1 基本觸發(fā)器電路
可以由兩個(gè)或非門交叉耦合組成。現(xiàn)在以兩個(gè)與非門組成的基本觸發(fā)器為例，來分析其工作原理。根據(jù)與非邏輯關(guān)系，可以得到基本觸發(fā)器的狀態(tài)轉(zhuǎn)移真值表及簡(jiǎn)化的真值表，如下表4-7-1所示：
| 狀態(tài)轉(zhuǎn)移真值表 | 簡(jiǎn)化真值表 | |||||
 |
 |
 |
 |
|
 |
|
| 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | Qn |
| 1 | 0 | 1 | 1 | 0 | 0 | 不定 |
| 1 | 1 | 0 | 0 | |||
| 1 | 1 | 1 | 1 | |||
| 0 | 0 | 0 | 不定 | |||
| 0 | 0 | 1 | 不定 | |||
根據(jù)真值表，不難寫出其特征方程：
其中式（2）為約束條件。
三、 實(shí)驗(yàn)內(nèi)容
本實(shí)驗(yàn)的任務(wù)就是利用Quartus II軟件的原理圖輸入，產(chǎn)生一個(gè)基本觸發(fā)器，觸發(fā)器的形式可以是與非門結(jié)構(gòu)的，也是可以或非門結(jié)構(gòu)的。實(shí)驗(yàn)中用按鍵模塊的用K1和K2來分別表示R和S，用LED模塊的D8和D1分別表示Q和
。在R和S滿足式（2）的情況下，觀察Q和的變化。四、 實(shí)驗(yàn)步驟
1. 打開QUARTUSII軟件，新建一個(gè)工程。
2. 建完工程后再新建一個(gè)圖形符號(hào)輸入文件，打開圖形符號(hào)編輯器對(duì)話框。
3. 按照實(shí)驗(yàn)原理和自己的想法，在圖形符號(hào)編輯窗口編寫設(shè)計(jì)程序，用戶可參照光盤中提供的示例程序。
4. 設(shè)計(jì)好設(shè)計(jì)電路程序后，保存起來。方法同實(shí)驗(yàn)一。
5. 對(duì)自己編寫的設(shè)計(jì)電路程序進(jìn)行編譯并仿真，對(duì)程序的錯(cuò)誤進(jìn)行修改。
6. 編譯仿真無誤后，根據(jù)用戶自己的要求進(jìn)行管腳分配。分配完成后，再 進(jìn)行全編譯一次，以使管腳分配生效。
7. 根據(jù)實(shí)驗(yàn)內(nèi)容用實(shí)驗(yàn)導(dǎo)線將上面管腳分配的FPGA管腳與對(duì)應(yīng)的模塊連接起來。
如果是調(diào)用的本書提供的VHDL代碼，則實(shí)驗(yàn)連線如下：
nR：觸發(fā)器的R輸入，接一個(gè)撥動(dòng)開關(guān)K1。
nS：觸發(fā)器的S輸入，接一個(gè)撥動(dòng)開關(guān)K2。
Q：觸發(fā)器的Q輸出，接一個(gè)LED燈D1。
nQ: 觸發(fā)器的nQ輸出，接一個(gè)LED燈D8。
8. 用下載電纜通過JTAG口將對(duì)應(yīng)的sof文件加載到FPGA中。觀察實(shí)驗(yàn)結(jié)果是否與自己的編程思想一致。
五、 實(shí)驗(yàn)現(xiàn)象與結(jié)果
以設(shè)計(jì)的參考示例為例，當(dāng)設(shè)計(jì)文件加載到目標(biāo)器件后，確認(rèn)信號(hào)連接線已正確連接，撥動(dòng)相應(yīng)的撥動(dòng)開關(guān)（即R、S），則通過LED燈上的亮和滅來顯示這個(gè)觸發(fā)器的輸入結(jié)果。將輸入與輸出和表8-1基本觸發(fā)器狀態(tài)轉(zhuǎn)移真值表進(jìn)行比較，看是否一致。
六、 實(shí)驗(yàn)報(bào)告
1、 繪出不同R、S值的仿真波形，并作說明。
2、 試設(shè)計(jì)一個(gè)其它的功能觸發(fā)器如D觸發(fā)器、JK觸發(fā)器等
3、 將實(shí)驗(yàn)原理、設(shè)計(jì)過程、編譯仿真波形和分析結(jié)果、硬件測(cè)試結(jié)果記錄下來。